SEMICONDUCTOR CHIP

Patent number:

JP56087332

Publication date:

1981-07-15

Inventor:

KUBOTA AKIHIRO; others: 02

Applicant:

FUJITSU LTD

Classification:

- international:

H01L21/58

- european:


Application number: JP19790164987 19791219

Priority number(s):

Abstract of JP56087332

PURPOSE:To save time for exchanging a chip collect and also reduce damages by a method wherein a base-shape region higher than a level of a surface of the semiconductor chip is mounted on the surface peripheral edge of the chip, and applied a bonding by means of the chip collect having a flat plate-shape top.

CONSTITUTION: The frame-shaped baselike region 8 suitable for an outer dimension in width and higher than a level of the surface of the semiconductor chip, or an L-shaped baselike region made higher than the surface for only four corners on the peripheral edge of the semiconductor chip 3 is formed on the peripheral edge of the semiconductor chip 3. The baselike region is formed of a thermal oxidized film, aluminium, cover-glass or chip pretecting film. The semiconductor chip 3 is suction-held by the chip collect 9 having a flat plate-shape top, and bonded with an eutectic alloy on a chip stage 4 or a adhesive agent 10. In this manner, the chip collect is not necessary to be changed, nor the functioning unit of the semiconductor chip 3 is damaged.



資料①

(19) 日本国特許庁 (JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭56-87332

⑤Int. Cl.³H 01 L 21/58

識別記号

庁内整理番号 6741-5F ❸公開 昭和56年(1981)7月15日

発明の数 1 審査請求 未請求

(全 4 頁)

60半導体チップ

②特 願 昭

願 昭54-164987

@出

頁 昭54(1979)12月19日

⑩発 明 者 窪田昭弘

川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 明 者 芹沢孝次

川崎市中原区上小田中1015番地 富士通株式会社内

②発 明 者 杉浦力夫

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 松岡宏四郎

明 細 4

発明の名称
 半導体チップ

2. 特許請求の範囲

表面の周様部に、散表面に於て最も高く突出した台状領域を設けてなることを特徴とする半導体 チップ。

3. 発明の詳細な説明

本発明は半導チップ構造の改良にかかり、特に チップポンディングに適した半導体チップの構造 に関するものである。

半導体集積回路或るいは個別半導体案子が形成されている半導体チップの表面は、一般に配換階等が形成されている機能領域が最も高く突出した形状を有している。そしてこれら半導体チップを半導体パッケージに金/シリコン(Au/Si) 共晶合金を形成させて固着させる構造の半導体委員のチップポンディングに於ては、チップ・ポンディングにかては、チップ・ポンティングにかけるの段のチップ・コレットからチップに加えられる 圧力やチップとチップ・コレットの間の滑りによ って前記のような袋面形状を有する半導体チップ・ の機能部に特性劣化、断線或るいは絶線度破線等 の障害を与えないために、従来第1図の共晶ポン ディング説明用断面図に示すように周線部に換状 突世部 1 を有するチップ・コレット 2 を用い、半 導体チップ3を抱くように吸引保持して、半冰体 パッケージのチップ・ステージ4上に半導体チッ ブ3を圧しつけ、矢印Xのようにスクラブしてポ ンディンクする方法で行っていた。然し該従来の 共晶ポンディング法に於ては、半導体チップの外 形寸法毎に該外形寸法に適合した柴状突出部形状 を有するチップ・コレットを用いたければならな いので、処理する半導体チップの外形寸法が変る 度にチップ・コレットを交換する手間がかかり、 又チップ・コレットで半導体チップを拾り僚に半 導体チップをチップ・コレットの堤状突出部内に 正しく吸引保持させねはならないので、チップ・ ポンディングの作業能率が大俣に低下するという 問題があった。

特開昭56-87332 (2)

提供する。

又導電性接着剤等を用いるペースト・ポンディング方式の半導体装置に於ては、第2図のペースト・ポンディング説明用断面図に示すようにチップ・ポンディングに際してスクラブを行う必要がないので管状チップ・コレット5が使用され、設管状チップ・コレット5により半導体チップ3を吸引保持し、管状チップ・コレット5を矢印Yの方向に押圧させたがら、接着剤6を介して半導体パッケージのチップ・ステージ4上に半導体チップ3を圧しつけてチップ・ポンディングがなされるが、この方法に於ては半導体チップの外形寸法による制約はないが半導体チップのチップ・コレットと接する部分がダメージを受け半導体装置の品質低下や信頼性低下を招くという問題があった。

本発明は上記問題点に鑑み、値々なチップサイ ズに対して般用性があり、然かも作業能率を大幅 に向上することができる平板状先端部を有するチ ップ・コレットを使用して、性能、品質及び信頼 性を低下せしめることなくチップ・ポンディング を行うことが可能な構造を有する半導体チップを

-3-

も高い突出部より 0.3 (д m) 程度以上高い枠状 の台状領域 8 が形成された構造を有している。

又本発明の構造を有する半導体チップの第2の 実施例に於ては第4図(a)及び第4図(b)に示すよう に、半導体チップ3の周線部の四側に幅数(μm) 一数10(μm)程度で、該チップ表面に於ける 最も高い突出部より03(μm)程度以上高いし 字状の台状領域8が形成された構造を有している。 然して何れの場合も上記台状領域は熱酸化度,ア ルミニウム,カパーガラス或いはチップ保護優等 により形成される。

上記本発明の構造を有する半導体チップのチップ・ポンディングを行っている状態を示すのが第5回であるが、本発明の半導体チップ3はその表面の周線部に、前記のようにチップ表面のどの部分よりも0.3 (μm) 程度以上高い台状領域8が形成されているので、図に示すように平板状先端部を有するチップ・コレット9に該半導体チップ3を吸引保持して、半導体パッケージのチップ・ステージ4上に共品合金数るいは接着剤10によ

— 5 **—**

即ち本発明は半導体チップ化於て、表面の周線 部に該表面に於て最も高く突出した台状領域を設 けてなることを特徴とする。

以下本発明を図示実施例により詳細に説明する。 第3図(a)は本発明の構造を有する半導体チップ に於ける第1の実施例の上面図、第3図(b)は何じ く中央断面図、第4図(a)は本発明の構造を有する 半導体チップに於ける第2の実施例の上面図第4 図(b)は同じく中央断面図、第5図は本発明の半導体チップのポンディング説明用断面図、第6図(a) 乃至(d)は本発明の半導体チップの製造方法に於ける第1の実施例を示す工程説明用断面図、第7図 は本発明の半導体チップ製造方法に於ける第2の 実施例を示す工程説明図断面図である。

例えば本発明の構造を有する半導体チップの第 1の実施例に於ては第3図(a)及び第3図(b)に示す ように半導体チップ3の周線部に、その半導体チップの外形寸法に見合った幅、即ち数〔μm〕~ 数10〔μm〕程度の傷を有し該チップ設面の最

りポンディングを行っても、半導体チップ3の機 能部に損傷を与えるととがないので、半導体装置 の性能,品質及び信頼性が確保できる。

次に本発明の構造を有する半導体チップの製造 方法を第6図(a)乃至(d)及び第7図を用いて説明する

際前記チップ周級部のフィールド酸化便13上に も前記金属皮膜17を残留させる。次に該基板面 全面にカバーガラス度18を被着する。以上の説 明からも明らかなように上記方法で形成されるチップ領域周級部の台状領域8はチップ表面のどの 部分よりも高くなる。

第7回
は製造方法の第2の実施例の説明図で、
との方法に於ては半導体基板にアイソレーション
居11,ベース層14,エミッタ層15,配額層
16及び架子形成領域上へのカバーガラス膜18
の形成を完了せしめた後、該半導体基板に於ける
チップ領域周縁部のフィールド酸化線13上にア
ルミニウム又はカバーガラス或るいはポリイミド
等によりチップ領域内の最高の突出部より0.3(μm) 保度以上高い台状領域8を選択的に形成せし
める。

上記爽施例に於ては本発明の構造を有する半導体チップに於ける台状領域を半導体チップ周線部に枠状に形成する場合及び周線部の四隅に形成する場合について説明したが、台状領域は半導体チ

ー7ー る第2の実施例を示す工程説明用財面図である。

図に於て3は半渉体チップ、4はチップ・ステージ、8は台状領域、9は平仮状先端部を有するチップ・コレット、10は共晶合金或るいは接着剤、11はアイソレーション層、12は半導体素板、13はフィールド酸化原、131は酸化原、14はペース層、15はエミッタ層、16は配線層、17は金髯皮膜、18はカバーカラス膜。

代理人 弁理士 松 岡 宏四郎

拷開昭56- 87332.(3) ップの娘能を損わない領域に、チップが慎むかな いように三箇所以上殺ければ有効である。

以上説明したように本発明の構造を有する半導体チップはチップ・ポンディングの際、チップの 協能領域に損傷が与えられることがなく、又チップ・ポンディングの作業性も大幅に向上するので、 半導体装置の性能、品質、信頼性の向上及び製造 に於ける歩留り、能率の向上に対して有効である。


4. 図面の簡単な説明

第1図は従来の共晶ポンディング説明用断面図,第2図は従来のペースト・ポンディング説明用断面図,第3図(a)は本発明の構造を有する半導体チップに於ける第1の更施例の上面図で第3図(b)は同じく中央断面図,第4図(a)は本発明の構造を有する半導体チップに於ける第2の実施例の上面図で第4図(b)は同じく中央断面図,第5図は本発明の半導体チップのポンディング説明用断面図,第6図(a)乃至(d)は本発明の半導体チップの製造方法に於ける第1の実施例を示す工程説明用断面図。第7図は本発明の半導体チップの製造方法に於ける第1の実施例を示す工程説明用断面図。第7図は本発明の半導体チップの製造方法に於け

- 8 -


*3 D

*8 4 D



特開昭56- 87332 (4)

第6回



第7回

